Entwurf eines schrittweitengesteuerten Verfahrens

14. Veröffentlichung des

Bitte wählen Sie in der Kopfzeile eine Sprachversion, eine der nachfolgenden Internet-Verknüpfungen oder Überschriften aus dem Inhaltsverzeichnis aus!

(«) Erste Veröffentlichung (<) Vorhergehende Veröffentlichung (>) Nachfolgende Veröffentlichung (») Letzte Veröffentlichung (^) Autor (=) Redaktion ($) Bestellung des ausführlichen Textes (&) Liste der Veröffentlichungen (§) Liste der Firmenschriften

Art der Veröffentlichung:
Vortrag zum 13. Symposium Simulationstechnik 21.-24.09.1999 in Weimar (Auszug)

Thema:
Signalanalyse mit einem Graphennetzsimulator zum Entwurf eines schrittweitengesteuerten Verfahrens

Autor:
Christian E. Jacob

Inhaltsverzeichnis: (0) Zusammenfassung (1) Entwurfsaufgabe (2) Graphennetzsimulator (3) Verfahrensentwicklung (4) Technische Ausführungsformen (5) Kompatibilität (6) Hardware-Ausführung (7) Anwendungen (8) Literaturverzeichnis

(0) Zusammenfassung
Alternativ zur A/D- und D/A-Umsetzung mit konstanter Abtastschrittweite wurde ein Verfahren mit einer schrittweitengesteuerten Codierung von analogen Signalen in Code-Folgen und die Decodierung von Code-Folgen in analoge Signale entworfen. Theoretische Ansätze haben hier ihre Grenzen. Aus diesem Grund wurde der ungewöhnliche Weg beschritten, für Entwurf und Verifizierung des Verfahrens einen Graphennetzsimulator zu verwenden. Weitere Einsatzgebiete des Verfahrens werden auch beim standardisierten Austausch von Messdaten zwischen Hard- und Software-Ausführungen gesehen.

(1) Entwurfsaufgabe
Wenn die Mathematik und die Methoden der Signaltheorie nicht ausreichen Entwurfszielstellungen zu erreichen, bleibt immer noch die Anwendung von Graphennetzen. Die Anwendung von Graphennetzen wird heute durch leistungsfähige Entwurfswerkzeuge unterstützt. Am Beispiel des Entwurfs eines schrittweitengesteuerten Coders/Decoders (Width of Step Coder/Decoder nach [JACOB 98]) werden Möglichkeiten erläutert, die dem Informatiker und Ingenieur dadurch zur Verfügung stehen.

(2) Graphennetzsimulators
Mit Hilfe von Graphennetzen können mathematische Algorithmen, physikalische Methoden, Verfahren und deren technische Ausführungsformen einheitlich beschrieben werden. Das Graphennetz stellt somit die gemeinsame Entwurfssprache auf der höchsten Entwurfsebene (Top Level) dar. Daraus lassen sich sowohl Soft- als auch Hardware-Ausführungen entwickeln. Die Beschreibung auf der höchsten Entwurfsebene ist eindeutig und eine Anleitung zum planmäßigen Handeln für den Informatiker und Ingenieur auf den darunter liegenden Entwurfsebenen. Die darunter liegenden Entwurfsebenen entsprechen der derzeitigen technologischen Ausprägung von Soft- [UML 97] und Hardware-Entwurf [VHDL 87], [VHDL 93]. Die weitere Ausgestaltung des Entwurfs über alle weiteren Entwurfsebenen führt somit zu einer "zeitgemäßen" Ausführung.
Für den Entwurf des schrittweitengesteuerten Coders/Decoders wurde ein Berechnungs-, Simulations- und Optimierungssystem der Fa. SIMEC Chemnitz [Simpr 99] benutzt. Es wurde speziell für die Anwendung an der Schnittstelle zwischen informations- und energietechnischen Systemen entwickelt und gestattet die Notation der technischen Problemstellung in verschiedenen teilweise grafisch orientierten Beschreibungssprachen. Unter anderem wird die Eingabe von Graphennetzen als Bedingungs-Ereignis-Netze (B/E-Netze) [Reisig 82], [Grunde 89] auf höchster Entwurfsebene unterstützt.
Vorteile bringt die Anwendung dieses Simulators auch für den durchgängig rechnergestützten Entwurf: Die dort einmal auf höchster Entwurfsebene entwickelte Verfahren können mit Hilfe weiterer Beschreibungssprachen schrittweise in Programme und/oder technische Produkte umgesetzt werden. Für die nachfolgende Entwicklung von Hardware-Ausführungen steht ein SPICE-kompatibler Schaltungssimulator zur Verfügung. Prototypen zu Software-Ausführungen werden über eine C-Schnittstelle getestet. Für applikative Untersuchungen steht ein Signalflussgraphensimulator zur Verfügung. Die einzelnen Simulatoren sind aufeinander synchronisiert.

(3) Verfahrensentwicklung
Der Elementevorrat des Graphennetzsimulators ist gut überschaubar: Ein Graphennetz besteht aus Zuständen, die durch Übergangsbedingungen in einer zu entwickelnden Netzstruktur [Jacob 94] miteinander verbunden sind. Den Zuständen sind Aktionen zugeordnet, die mathematische oder technische Funktionen (Summation, Differentiation, Integration u.s.w.) ausführen. Trotz des eng begrenzten Symbolvorrats bestehen alle erdenklichen Freiheitsgrade, die für den Entwurf und die Verifizierung technischer Verfahren notwendig sind.
Es gelingt damit eine Ereignissteuerung als State Machine [Altera 94] aufzubauen: Ereignisse in den Übergangsbedingungen schalten die Zustände in einer bestimmten Reihenfolge aktiv oder passiv. Die Zustände werden als "aktiv" oder "passiv" markiert. Der Ablauf der "Marken" in den Zuständen wird von der Struktur des Graphennetzes eindeutig vorgegeben. Es können auch mehre Aktionen gleichzeitig ausgeführt und überwacht werden.
Um ein analoges Signal nichtäquidistant abzutasten, wird eine Ereignissteuerung vorgesehen: In einem Zustand wird das Integral des abzutastenden Signals gebildet. Dazu können in den verschiedenen Ausführungsformen mathematisch-algorithmische oder technische Funktionen angewendet werden. Mit Hilfe der zugehörigen Übergangsbedingung wird die Größe des Integrals (Fläche unter dem Signal) ausgewertet. Erreicht der Wert des Integrals einen Schwellwert, wird das zugehörige Code-Wort gebildet und ausgegeben sowie der Integrator zurückgesetzt. Die Abtastung wird nicht von außen sondern vom dem abzutastenden Signal selbst gesteuert. Die (variable) Abtastschrittweite wird somit in Abhängigkeit von einmal vordefinierten Kriterien online (d.h. in Echtzeit) ermittelt. Letztendlich bestimmt die Dichte der Information im Signal die Dichte der Code-Folge.
Um den Ausgabecode zu erzeugen, können weitere Aktionen in nichtäquidistanten zeitlichen Abständen angestoßen werden. Auch Sonderfälle im Signalverlauf werden erkannt und in eigens dafür vorgesehenen Verzweigungen des Graphennetzes gesondert behandelt. Sonderfälle sind z.B. "es liegt kein Signal an" oder "das Signal ändert sich sehr schnell". Dafür werden spezielle Codes erzeugt.

(4) Technische Ausführungsformen
Die Umsetzung eines derartigen Verfahrens in eine Software-Ausführung berücksichtigt den Charakter des Eingangssignals als eine Datenquelle. Liegen die Signale bereits aufgezeichnet vor, spricht man von einer Offline-Umsetzung. Ansonst werden die Signale online umgesetzt. Software-Ausführung für einer Offline-Umsetzung und -Verarbeitung bereiten den Programmieren keine Schwierigkeiten. Eine Hardware-Ausführung für eine Online-Umsetzung und Verarbeitung erfordert von den Entwicklern gestalterische Phantasie. Eine wichtige Hilfestellung bringt hier der Verfahrensnachweis mittels Graphennetzen. Das Eingangssignal der Hardware-Ausführung wird dazu aufgezeichnet und als Eingangssignal für den Graphennetzsimulator bereitgestellt. Die Ausgangs-Code-Folgen von Hardware-Ausführung und Graphennetzsimulator müssen für alle zulässigen Eingangssignale übereinstimmen. Fehler beim Entwurf können so sicher ausgeschlossen werden.
Entsprechende Schnittstellen für den Austausch der Eingangsdaten und Abgleich der Ausgangsdaten sind vorhanden. Deterministische Testsignale werden u.a. über parametrisierbare Quellen (als Funktionsgeneratoren) und stochastische Testsignale u.a. numerisch (als Stützstellen-Folge) bereitgestellt. Die Ergebnisse der Simulation werden grafisch (als Diagramm) oder numerisch (als Code-Folge) ausgewertet.
Auf der höchsten Entwurfsebene (mittels Graphennetzen) werden Eingangssignale mit beliebiger Kurvenform, also auch stochastische Signale, zugelassen. Auch bezüglich der Ausgangs-Codes gibt es keine Restriktionen: Code-Breite und Zahlendarstellung sind nicht festgelegt. Die Codes eignen sich sogar dazu, für die Weiterverarbeitung in Neuronalen Netzen bestimmte Bit-Muster [Jacob 97] bereitzustellen. Es entstehen auch keine verfahrensbedingten Einschränkungen zu Dynamik und Bandbreite des abzutastenden Signals. Sie entstehen erst im Zusammenhang mit der technischen Realisierung. Eine technischen Realisierung versteht sich als eine Ausführungsform des Verfahrens.
Das Verfahren kann vollständig mit dem Elementevorrat des Graphennetzsimulators beschrieben werden. Das war ein wichtiges Kriterium für dessen Auswahl als Entwurfswerkzeug. Er unterstützt aber auch den Entwurf verschiedener Ausführungsformen des Verfahrens in idealer Weise. Wichtige technische Ausführungsformen werden im Rahmen der Verfahrensentwicklung erkannt und in den Schutzrechten berücksichtigt. Eine Umgehung der vorliegenden Schutzrechte wird dadurch erschwert.

(5) Kompatibilität
Die hier ausführlich dargestellte einheitliche Beschreibung von Hard- und Software-Ausführung auf höchster Entwurfsebene ist die Basis für kompatible Code-Folgen, die von verschiedenen Ausführungsformen als Hard- oder Software-Ausführung erzeugt und im Austausch untereinander verwendet werden sollen.
Die Code-Breite wird vom beschriebenen Verfahren nicht reglementiert. Nur Codes gleicher Breite und von vergleichbaren Ausführungsformen des Verfahrens sind kompatibel. Es bietet sich an, sowohl in Hard- als auch in Software-Ausführungen die Code-Breite umschaltbar zu machen und mehre Ausführungsformen in einem Programm oder einem Schaltkreis zu implementieren. So kann auf unterschiedliche Datenbestände zugegriffen werden und deren Code-Folgen decodiert einer Auswertung zugeführt werden.

(6) Hardware-Ausführung
Nachteile der herkömmlichen Analog-Digital-Umsetzung sind hinlänglich bekannt: Mit Quantisierungsfehlern muss gerechnet werden. In Abhängigkeit von der Qualität des Antialysing-Filters enthält die digitale Darstellung mehr oder weniger übertastete Anteile. Eine etwaige Abtast-Halte-Schaltung verursacht zusätzliche Fehler. Eine Weiterverarbeitung der digitalen Darstellung mit einer Diskreten Fourier-Transformation z. B. der FFT ist hin und wieder problematisch. Auch Produkt- (Auto- und Kreuzkorrelationen) oder Phasendarstellungen entsprechen oft nicht der notwendigen Genauigkeit. Sollen die Fehler, die durch ein Abtasten entstehen, verringert werden, erhöht sich der technische Aufwand für äquidistante Abtastverfahren beträchtlich.
In [Jacob 98] wird anstelle der herkömmlichen A/D-Umsetzung ein Verfahren zum Codieren zeitlicher oder räumlicher Verläufe physikalischer Größen in die Zahlendarstellung vorgeschlagen, bei der die erreichbare Genauigkeit und der technische Aufwand in vernünftiger Relation zueinander stehen. Das Verfahren wird so beschrieben, dass es einerseits in Algorithmen für Software- oder Firmware-Ausführungen (Programmbibliothek) umgesetzt werden kann. Andererseits kann es aber auch für Hardware-Ausführungen in ein Layout überführt werden.
Eine erste vorab entwickelte Hardware-Ausführung zeigt, dass der technische Aufwand für eine Ausführungsform des Width of Step Coder/Decoder als 4-Bit-Coder/Decoder deutlich geringer ist als bei herkömmlichen Analog-Digital-Umsetzern vergleichbarer Abtastbreite.

(7) Anwendungen
Analoge und digitale Schaltungen können seit längerem auf einem Chip realisiert werden. Voraussetzung dafür war die Vereinbarkeit der analogen und der digitalen Halbleitertechnologie, der auch die Entwurfswerkzeuge von Schaltkreisen auf allen Entwurfsebenen Rechnung tragen. Ursache für eine Trennung der "analogen" und "digitalen Welt" ist demnach immer weniger die technische Realisierbarkeit.
Um die strikte Trennung zwischen der "analogen" und "digitalen Welt" abzubauen, werden immer neue A/D- und D/A-Umsetzverfahren entwickelt. Fast alle Verfahren verwenden eine äquidistante Abtastung. Auch theoretische Ansätze gehen gewöhnlich von einer äquidistanten Abtastung unter Einhaltung des Shannonschen Abtasttheorems aus.
Für den Entwurf eines Verfahrens zur nichtäquidistanten Abtastung analoger Signale wurde bewusst auf umfangreiche theoretische Betrachtungen verzichtet. Es wurde ein geeigneter Graphennetzsimulator zur Hilfe genommen, der auch die technische Realisierung und Applikation unterstützt.
Anwendungen werden beim Erfassen, Übertragen und Auswerten physikalischer Größen u.a. in den Bereichen Multimedia, Spracherkennung, Messtechnik, Maschinen-, Fahrzeug-, Aggregatdiagnose gesehen. Es wird möglich, die Analyse von physikalisch-technischen und biologischen Signalen, sowie von Wirtschafts- und Börsendaten auf der Basis moderner Verfahren, u.a. aus dem Neuronalen Bereich, durchzuführen.
In dieser Anwendungsbreite ist das Verfahren sowohl für Physiker und Mathematiker als auch Informatiker und Ingenieur von Interesse. Die gewählte Darstellungsweise als Graphennetz spricht Einsteiger genauso wie den versierten Ingenieure, der auf dem Gebiet der Signalanalyse tätig ist, an.

(8) Literaturverzeichnis
[Reisig 82] Wolfgang Reisig: Petrinetze - eine Einführung, Springer-Verlag Heidelberg 1982

[VHDL 87] IEEE 1076-1987 Standard VHDL Language Reference Manual, IEEE Standards, The IEEE computer society press 1991 catalog number: 983; Standard No. IEEE 1076-1987; Order Code: SH 11957

[Grunde 89] Grunde, Ullrich: Ausführungen zu Petri-Netzen, Firmenschrift Fa. PSI Berlin

[VHDL 93] IEEE 1076-1993 Standard VHDL Language Reference Manual

[Altera 94] Application Brief 131, State Machine Encoding, May 1994, ver. 1, in FLEX 8000 Handbook, Altera Corporation, 1994

[Jacob 94] Christian Jacob: Einführung in die Anwendung von Graphennetzen, Vorlesungsskript fhtw Berlin-Lichtenberg, 1994

[UML 97] Unified Modeling Language (UML) Version 1.0 vom 13.01.1997

[Jacob 97] Christian Jacob: Merkmalsbildung mit den beiden TANDEM-Verfahren, Vortrag im Rahmen der 7. Ebernburger Gespräche der ASIM am 17.04.1997

[Jacob 98] Christian Jacob: Verfahren zum Codieren zeitlicher oder räumlicher Verläufe physikalischer Schwingungen und Wellen in die Zah-lendarstellung (Width of Step Coder/Decoder), OS 198 45 813

[Simpr 99] Referenz Manual Simulationssystem Simplorer 4.1, 1999; Fa. SIMEC GmbH & Co.KG, Blankenauer Straße 74, DE-09113 Chemnitz

[VHDL 99] IEEE 1076.1-1999 Standard VHDL-AMS Language Reference Manual, März 1999; http://www.VHDL-AMS.com